(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号 (43)申请公布日 (21)申请号 4.1(22)申请日 2017.08.21(71)申请人 西安电子科技大学地址 710071 陕西省西安市雁塔区太白南路2号(72)发明人 张犁唐潮刘智龙田明明李甫牛毅石光明(74)专利代理机构 陕西电子工业专利中心 61205代理人 韦全生王品华(51)Int.Cl.G06F 9/54 (2006.01)G06F 9/30 (2006.01)G06F 13/16 (2006.01) (54)发明名称基于片上总线和共享内存的异构众核ASIP架构(57)摘要本发明提出了一种基于片上总线和共享内存的异构众核ASIP架构，旨在减...

　　(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号 (43)申请公布日 (21)申请号 4.1(22)申请日 2017.08.21(71)申请人 西安电子科技大学地址 710071 陕西省西安市雁塔区太白南路2号(72)发明人 张犁唐潮刘智龙田明明李甫牛毅石光明(74)专利代理机构 陕西电子工业专利中心 61205代理人 韦全生王品华(51)Int.Cl.G06F 9/54 (2006.01)G06F 9/30 (2006.01)G06F 13/16 (2006.01) (54)发明名称基于片上总线和共享内存的异构众核ASIP架构(57)摘要本发明提出了一种基于片上总线和共享内存的异构众核ASIP架构，旨在减PG中国电子技术有限公司少资源占用，降低通信开销，并通过扩展众核处理器的数量提高处理能力，包括众核PG中国电子技术有限公司处理器、单核处理器、多端口共享存储器和wishbone片上总线，其中，众核处理器用于执行运算数据量大的任务，单核处理器负责执行运算方式复杂的任务和调度程序与数据，各模块之间通过多端口共享存储器实现可同时多读多写的高带宽的数据交换，节约了存储资源，各模块之间通过Wishbone片上总线实现低开销的控制信号传输，并且可通过扩展众核处理器的数量提高处理能力，本发明可用于实现嵌入式异构众核系统，尤其适用于复杂雷达信号处理系统或航天图像处理系统的单芯片集成。权利要求书3页 说明书5页 附图3页CN 107562549 A2018.01.09CN 107562549 A